Semiconductor memories encompass dynamic RAM (DRAM) that requires periodic refresh due to charge leakage in capacitors, static RAM (SRAM) that retains data as long as power is supplied using cross-coupled inverters, and non-volatile ROMs, where data is permanently stored via predetermined layouts—NOR-type ROMs offer fast access with larger area due to parallel connections, while NAND-type ROMs allow higher density with smaller layouts at the cost of slower access, and since ROMs define data through layout and mask modifications, choosing between memory types involves balancing speed, volatility, area, complexity, and manufacturability in a design strategy that reflects the intended application and system constraints.
여러 가지 메모리들
많은 사람들이 반도체 하면 메모리 반도체를 연상하고, 반도체 관련 서적에 대해서도 메모리 반도체에 대한 언급이 있기를 당연시 하는 것 같아 이 장에서는 메모리에 대하여 살펴보겠다.
더러운 추억
그림 12.1의 회로는 디램(DRAM)의 메모리 셀(cell)이다. 보는 바와 같이 NMOS 스위치 한 개와 캐패시터 한 개로 구성되어 있다. 셀 하 나가 비트(bit) 한 개의 데이터를 저장한다. NMOS의 게이트는 워드 (word) 신호에, NMOS의 드레인은 비트(bit) 신호에 연결되어 있다. DRAM은 다이내믹 랜덤 억세스 메모리(Dynamic Random Access Memory)를 뜻한다. 랜덤 억세스란 1번지, 2번지, 3번지, 4번지 식으 로 순서대로 되어 있지 않고, 4번지, 2번지, 3번지, 1번지처럼 무작 위(random)로 데이터에 접근할 수 있다. 요즘 젊은 사람들은 이런 사 실이 당연하다고 생각하지만, 80년대 초만 해도 PC의 기본 사양에 하드 디스크가 달려 있지 않았고, 플로피 디스켓도 그 이후에 등장 했으므로 당시에는 녹음용 테이프에 데이터를 저장했다. 녹음용 테 이프에 데이터를 세개 저장했는데 첫 번째, 두 번째 데이터는 크기 가 크고 세 번째 데이터는 작아 데이터 세 개를 모두 받기는 받되, 3 번 데이터를 먼저 받고 1번과 2번 데이터를 받으려면 테이프가 1번, 2번 데이터를 지나가도록 감아서, 3번 데이터를 받고 다시 처음으로 감은 후에 1번, 2번 데이터를 받아야 했다. 80년대도 그 정도였으니 디램이 처음 개발될 당시에는 랜덤 억세스란 것은 대단한 것이어서 메모리 앞에 랜덤 억세스란 수식어가 붙은 것이다. 그림 12.2와 같이 네 개의 셀이 있는 디램이 있다고 하자. 먼저 CELL 00에는 0을, CELL 01에는 1을 쓰고 싶다면, W0에 1의 신호를 주어 CELL 00, CELL 01 내부의 NMOS들을 온 시키고 W1에 0 신호 를 주어 CELL 10, CELL 11 내부의 NMOS들을 오프시킨다. 이 상태 에서 B0에 0, B1에 1을 실어 주면, CELL 00의 캐패시터는 0으로 방 전되고, CELL 01의 캐패시터는 1로 충전된다. 이번에는 CELL 10, CELL 11 모두에 1이란 데이터를 쓰려면 WO 을 0으로 만들어 CELL 00, CELL 01의 NMOS들을 오프 시키고 대신 W1을 1로 만들어 CELL 10, CELL 11의 NMOS들을 온 시킨다. 이 상 태에서 B0, B1에 모두 1을 실으면 그림 12.3과 같이 두 셀의 캐패시 터들이 모두 1로 충전된다. 그러면 네 개의 셀에 모두 데이터를 쓴 것이다. W0번지의 데이터를 읽으려면 그림 12.4와 같이 W0을 1, W1을 0 으로 만들어 주면 CELL 10, CELL 11의 NMOS들은 오프 되고 CELL 00, CELL 01의 NMOS들이 온 되어 CELL 00, CELL 11의 캐패시터에 저장된 데이터가 각각 B0, B1로 출력된다. (메모리에선 셀을 선택하는 신호가 레이아웃상에서 다니는 메탈을 워드 라인(word line)이라 하고 데 이터가 실리는 메탈을 비트 라인(bit line)이라 하므로 워드 신호는 주로 W 로 시작하고 비트 신호는 주로 B로 시작한다] 그런데 그림 12.1~12.4에서 보듯이 데이터가 저장되는 곳은 셀 내부의 캐패시터다. 특히 그림 12.3에서 CELL 00, CELL 01을 보면 데이터가 유지될 때 VDD나 VSS가 연결되지 않고 캐패시터에서 충 전된 전하만으로 유지되고 있다. 캐패시터는 8장에서 언급했듯이 시간이 지나면 방전되므로 데이터를 잃어 버린다. 이런 회로는 시간이 지나면 데이터가 변할 수 있으므로 다이내믹(dynamic)이란 말을 쓰 는데, DRAM의 D는 이 다이내믹의 약자다. 그래서 디램은 주기적으 로 데이터를 다시 써 주어야 하고 이것을 리프레시(refresh)라 한다. 디램은 메모리 셀 자체는 매우 간단하지만 이런 리프레시에 관련된 회로도 있고, 셀의 캐패시터가 가급적 오래도록 방전되지 않게 해 주는 회로 등 주변에 있는 회로들이 매우 복잡하고 내부 신호들도 많이 존재한다. 그래서 반도체 종사자들 간에는 DRAM을 다이내믹 RAM이라기보다 지저분한(dirty) RAM의 약자라고 우스갯소리들을 한다.
깔끔한 추억
그림 12.5는 에스랩(SRAM)의 메모리 셀이다. 그림에서 보듯이 인버 터 두 개와 NMOS 두 개로 이루어져 있다. 인버터 한 개에 PMOS와 NMOS가 각각 한 개씩 필요하기 때문에, 결국 에스램 메모리 센은 여섯 개의 MOS로 이루어져 있는 것이다. 그림 12.5에서 ~비트는 비트의 반대되는 신호다. 즉 비트=0이면 ~비트=1이 된다. 이 셀에 1이라는 데이터를 쓰고 싶으면 그림 12.6에서처럼 워드 신호를 1로 만들어 셀을 선택한 후에 비트에는 1. ~비트에 0을 실어 주면, 그림 12.6에서와 같이 비트 신호가 NMOS 스위치를 지나 인버 터의 입력으로 들어가 인버터 a의 출력을 0으로 만든다. 반면에 ~ 비트 신호도 NMOS 스위치를 지나 인버터 b의 입력으로 들어가 인 버터 b의 출력을 1로 만든다. 데이터를 쓰고 나서 word=0으로 만들면 그림 12.7에서와 같이 두 개의 NMOS 스위치들은 오프 되어 새로운 데이터가 들어오거나 나가지 못하는 상태에서 인버터 a의 출력은 인버터 b의 입력으로, 인버터 b의 출력은 인버터 a의 입력으로 들어가 서로 꼬리에 꼬리를 물고 데이터가 돌아 데이터가 없어지지 않고 유지된다.
이 상태를 다시 자세히 보면 그림 12.8과 같다. 즉 인버터 a의 NMOS가 온 되어서 인버터 a의 출력이 VSS에 연결되어 있다. 그리 고 그 출력 0이 인버터 b의 입 력을 0으로 만들어 인버터 b의 PMOS를 온 시키고, 이 인버터 b의 PMOS가 VDD에 연결되 어 1을 출력시켜 인버터 a의 입력으로 들어가 인버터 a의 NMOS를 온 시킨다. 이렇게 꼬 리에 꼬리를 무는 순환 중에도 언제나 입력과 출력이 VDD나 VSS에 연결되어 있다. 이런 회 로는 전원이 꺼지지 않는 한 데이터를 잃어 버리지 않는다. 그래서 스테틱(static)이란 말이 붙는다. SRAM은 스테틱 렌덤 억세스 메모리(Static Random Access Memory)의 약자다. 데이터를 읽고 싶으면 그림 12.9에서와 같이 워드 신호를 1로 만 들어 셀을 선택하면 두 NMOS 스위치가 온 되어 인버터 b의 출력이 비트로, 인버터 a의 출력이 ~비트로 나와 데이터를 읽게 된다. 에스램은 메모리 셀 자체는 여섯 개의 MOS로 구성되어 디램에 비해 면적이 크고 레이아웃이 복잡하지만, 주변의 회로나 신호들이 디램에 비해 간결하다. 그래서 반도체 종사자들 간에는 깔끔하다 하 여 SRAM을 스마트(smart) RAM의 약자라고 농담한다. 디램과 에스램을 총칭해서 램(RAM)이라 하는데, 이 램들은 전원이 꺼지면 데이터를 잃어 버린다. 전원 VDD나 접지 VSS는 반도체 칩 입장에서는 입력 신호다. 입력 신호가 들어오지 않으면 당연히 출력이 되지 않아 동작이 되지 않는 것이고, 전원이 꺼졌다가 다시 들어와도 디램의 경우는 캐패시터가 방전되어 리프레시 회로를 동작시키려는데 전원이 없어져서 회로도 동작하지 않고 데이터도 일 어 버리게 된다. 또 에스램의 경우도 셀 내부의 인버터들이 꼬리에 꼬리를 물고 있기는 했지만 그 입력들이 VDD, VSS에 연결 되어 있 있는데 그 VDD, WSS가 들어오지 않아 그동안 무슨 신호를 서로 주 고 받았는지 알 수가 없다. 랜과 같은 메모리를 전원이 꺼지면 데이 더가 없어진다고 해서 위성 메모리(volatile memory)라 한다.
금석문
노어 타입 폼
롬(ROM, Read Only Memory)은 말 그대로 데이터를 읽기만 하고 쓰 지는 못한다. 쓰지 못하는데 애초의 데이터는 어떻게 들어가 있을까? 몸은 그림 12.10과 같이 메모리 셀이 하나의 NMOS로 이루어져 있다. 그림 12.10은 네 개의 센이 있는 봄이다. CELL 11은 아무 것도 없다고 아무 것도 없는 것이 데이터다. 그림 12.11은 W0번지의 데이터를 읽을 때다. WO=1이므로 CELL 00, CELL 01의 NMOS들이 온 되어 저항 RO, R1을 통해 들어오는 전 류와 B0, B1에 충전되어 있던 전하들이 VSS로 빠져 나가 B0, B1은 0이 출력된다. 이 때 W1=0이어서 CELL 10의 NMOS는 오프되어 있다. 그림 12.12는 1번지가 선택되었을 때다. W0=0이므로 CELL00, CELL 01의 NMOS들은 오프 되어 있다. 그런데 W1=1이므로 CELL 10의 NMOS가 온 되어 저항 RO을 통해 흘러 나온 전류나 BO에 충전된 전하들이 CELL 10의 NMOS를 통해 VSS로 빠져나가 BO 에는 0이 출력된다. 그런데 CELL 11에는 아무 것도 없다. 저항 R1을 통해 전달된 VDD가 B1에 그대로 전달되어 1이 출력되는 것이다. 이처럼 몸은 NMOS가 있고 없고에 따라 데이터가 0이냐, 10이냐 가 결정된다. 그런데 반도체 칩 내부의 NMOS는 반도체 제조 회사 만이 채워 넣든지, 비워 놓을 수 있다. 그래서 롬 데이터는 반도체 제조 전에 정해 놓고 그 데이터에 따라 레이아웃시에 NMOS를 그려 넣든지 비워 놓아 그대로 제조한다. 따라서 일단 반도체 회사에서 출고된 롬 데이터는 새로 쓰는 것은 물론, 아무도 수정할 수 없고 단 지 읽기만 가능한 것이다. 그림 12.11과 12.12를 살펴보면 CELL 00은 번지 선택 신호 W0과 직접 연결되어 있고 출력 BO과 직접 연결되어 있다. 같은 번지의 CELL 01에 영향을 받지 않는다. CELL 01 역시 CELL 00과 별개로 번 지 선택 신호 W0과 출력 B1에 직접 연결되어 있다. 이렇게 독자적으로 각각 출력에 연결되어 있는 것을 병렬(parallel) 연결이라 하는 데, 그림 9.23의 노어 게이트(NOR gate) NMOS들처럼 병렬로 연결되 었다 하여 노어 타입 롬(NOR type ROM)이라 한다. 그리고 WO=1일 때 출력 BO에 연결된 MOS는 CELL 00의 NMOS 하나밖에 없다. 출력 B1에 연결된 MOS도 CELL 01의 NMOS 하나뿐 이다. W1=1일 때 출력 BO에 연결된 MOS도 CELL 10의 NMOS 하 나쁜이고 그 때 B1엔 아예 아무 것도 없다. 번지수가 아무리 많아져 도 선택된 번지에 대한 출력에 연결되는 MOS는 언제나 최대 한 개 이다. 즉 출력은 NMOS 한 개를 통과하는 시간밖에 소요되지 않는 다. 그래서 이런 노어 타입 롬은 데이터가 출력되는 속도(access time)가 빠르다.
낸드 타입 롬
그림 12.13과 같은 형태의 몸을 낸드 타입 롬(NAND type ROM)이라 하는데, 그림 9.17과 같이 NMOS들이 낸드 게이트(NAND gate)처럼 출력과 VSS에 직접 연결되지 못하고 이웃한 다른 NMOS를 통해서 만 연결되어 있기 때문이다. 그림 12.13은 여섯 개의 셀을 가진 몸의 회로도이고 파란색의 NMOS 즉, CELL 00와 CELL 11은 보통의 NMOS의 문턱 전압이 약 0.6볼트 정도인데 반해 이 NMOS들은 제 조 공정상에서 임플란트 단계(그림 12.16의 V 컨트롤 임플란트 레이어) 를 하나 추가하여 문턱 전압을 약 -2.0볼트 정도로 낮추어 놓은 NMOS들이다. 문턱 전압이 -2.0볼트인 NMOS이므로 1 즉, VDD가 오면 온 되는 것은 물론 0즉, VSS가 와도 온 되는 NMOS이다. 다시 말해 언제나 온 되어 있는 NMOS이다. 낸드 타입 몸에서는 노어 타 입 롬에서와는 달리, 그림 12.14에서와 같이 선택된 번지의 워드라 인 신호에 0을 보내고 선택되지 않은 번지의 워드라인에는 1의 신호 를 보낸다. 출력 B1 쪽을 먼저 살펴보면 W1. W2가 모두 1이어서 CELL 11, CELL 21은 온 되어 있다. 그러나 W0=0이면 CELL 01이 오프 되어 있어서 VDD가 저항 R1을 통해 B1으로 출력되어 B1은 1이 된다. 한 편 B0 쪽은 W1, W2가 1이므로 역시 CELL 10, CELL. 20이 온 되어 있다. 그런데 CELL 00은 문턱 전압이 -2.0볼트이기에 WO=0이어도 역시 온 되므로 VDD에서 나온 전류나 BO에의 전하들이 CELL 00, CELL 10, CELL 20을 통해 VSS로 빠져 나가 BO는 0을 출력시킨다. 그림 12.15와 같이 W1만 0이 되면 CELL 10이 오프 되어 RO을 통해 전달된 VDD가 그대로 B0으로 나와 1을 출력시킨다. 반면 CELL 11 문턱 전압이 -2.0볼트이어서 W1=0임에도 불구하고 온 된다. 따 라서 B1 쪽은 CELL 01, CELL 11, CELL 21을 통해 VSS로 연결되어 출력 B1=0이 된다. 그런데 이 때 B1이 출력되는 시간은 CELL 01, CELL 11 그리고 CELL 21 등 세 개의 NMOS를 통과하는 시간만큼 소요된다. 여기서는 워드라인이 세 개뿐이지만 워드라인이 많아질 수록 통과해야 하는 NMOS의 개수가 많아진다. 그래서 낸드 타입 름은 출력이 나오는 반응속도가 노어 타입 롬보다 늦다.. 낸드 타입 롬은 구조적으로 반응속도가 느리지만 없어지지 않고 존속되는 이유는 무엇일까? 그것은 레이아웃에서 작게 그릴 수 있기 때문이다. 즉 같은 면적에 더 많은 셀들을 집적시킬 수가 있다. 밴드 타입 롬이건 노어 타입 롬이건 어차피 셀 하나에 NMOS 하나 쓰기 는 마찬가지인데 어떻게 레이아웃이 작아질까? 그것은 그림 12.16을 보면 된다. (a)는 그림 12.13의 셀 여섯 개가 있는 낸드 타입 롬이고 (b)는 그 림 12.10의 셀 네 개가 있는 노어 타입 롬이다. 둘 다 저항은 빼고 그 린 것이다. 그림에서 보듯이 낸드 타입이 셀이 여섯 개로 노어 타입 보다 50퍼센트나 셀이 더 많은데도 불구하고 레이아웃이 더 작게 완 성되었다. 이유는 10장에서 설명한 디자인 룰 때문이다. 낸드 타입 (a)의 경우 고려해야 할 디자인 룰은 (1) 액티브 간의 간격 (2) 폴리 간의 간격 (3) 폴리의 폭, 이렇게 세 가지인데 반해 노어 타입 (b)의 경우는 (2)는 충분히 머니까 상관이 없고, (a)에서와 같이 (1), (3)을 지키는 것 외에도 (4) 컨텍의 폭 (5) 폴리와 컨텍 간의 거리 (6) 액티 브가 컨텍을 감싸야 하는 최소 거리 (7) 메탈 1 간의 간격 등을 각 셀 에서 지켜 주어야 하기 때문이다. 이렇게 된 근본적인 이유는 노어 타입은 병렬연결이어서 셀마다 컨텍이 두 개씩 들어가는데 반해, 낸드 타입에서는 직렬연결이기에 맨 위와 맨 아래의 셀에만 컨텍이 들어가고 중간에 위치한 셀 안에는 컨텍이 필요없기 때문이다. 이런 롬들은 전원이 꺼지면 당연히 동작이 되지 않지만, 다시 켜 지면 데이터가 그대로 살아 있다. 전원이 꺼진다고 그림 12.10의 회 로에서 있었던 NMOS가 사라지거나 없었던 NMOS가 생겨나지 않으 니까.... 역시 그림 12.13과 같이 문턱 전압이 다른 NMOS가 전원이 꺼졌다 켜졌다고 보통 NMOS와 자리를 바꾸지 않을 테니, 전원이 꺼졌다 켜져도 데이터가 그대로 살아 있는 것이다. 이런 메모리를 데이터가 날아가지 않는다 하여 비휘발성 메모리(non-volatile memory)라 한다. 수천 년 된 함무라비 법전 같은 금석문은 그 새긴 돌이 깨지지만 않는다면 데이터가 그대로 남아 있듯이 이런 비휘발성 메모리들은 파괴되기 전까진 데이터를 그대로 간직하고 있다. 이 장에서 살펴본 몸은 노어 타입 롬에서처럼 NMOS를 그리고 말고 하거나, 낸드 타입 롬에서처럼 특별한 임플란트 레이어를 사용 하거나 어쨌든 레이아웃에서 다루어야 하고 그것은 곧 마스크(mask)를 수정해야 한다는 의미다. 이렇게 마스크로 데이터를 정한다 하여 마스크 옴(mask ROM)이라 한다. 일반적으로 그냥 롬이라고 하면 이런 마스크 롬을 의미하고 다른 롬일 경우는 롬 앞에 다른 수식어 가 붙는다.
반도체 제대로 이해하기 강구창 지음
