Semiconductor manufacturing involves over 100 intricate steps akin to multicolor printmaking, where layers like active regions, polysilicon, and metal interconnects are sequentially patterned onto a wafer via layout-based photolithography, etching (wet and dry), chemical vapor deposition, oxidation, doping, passivation, and pad opening, with critical components such as n-wells, p-wells, contacts, vias, and metal layers formed using photomasks (reticles) and UV or electron beams, all executed in precisely aligned, highly repetitive processes, where doping defines electrical characteristics and etching carves out structures as a sculptor would, ultimately producing CMOS circuits with multiple metal layers, and this entire flow—known in industry as wafer fabrication or “FAB” technology—is what underlies news headlines referring to chip processing or fabrication lines like FAB 1, FAB 2, and beyond.
준비 운동
평면도를 특별히 레이아웃이라 부른다고 하였다. 이것은 설계의 마지막 단계인 레이아웃 과정의 산출물이다. 레이아웃의 패턴(pattern)들을 웨이퍼 위에 소개한 다색 판화, 에칭판화 기법으로 구현하는 것이 반도체 제조 공정이다. 초록색 액티브(active) 영역과 자주색 폴리(poly) 영역이 겹쳐지는 부 분이 MOS이다. 특히, 노란색 n-well 위의 액티브와 폴리가 겹쳐진 부분이 PMOS이다(MP). 흰색 p-well 부분에 있는 액티브와 폴리가 겹쳐진 MN으로 표시한 부분이 NMOS가 형성되는 부분이다. 웨이퍼 자체가 p-type이라서 p-well이 없어도 NMOS를 형성시킬 수 있으 나, NMOS의 성능을 향상시키기 위하여 요즘은 모두 p-type 웨이퍼 에서도 p-well을 형성시키는데, n-well이 아닌 지역은 모두 p-well 지역이 된다. 그래서 웰이 두 개라 하여 트윈 웰 공정이라 한다. PS 는 PMOS의 소스, PD는 PMOS의 드레인, NS는 NMOS의 소스, ND 는 NMOS의 드레인 영역을 나타 낸다. 단면도의 붉은색 절단선(이 점쇄선)을 보면 컨텍(contact)이 여섯 개 있다. 컨텍이란 메탈 1이 BPSG(Borophospho Silicate Glass)라는 절연층(부도체) 아래에 MOS의 소스, 드레인 혹은 폴리에 연결되도록 뚫린 구멍이다. 이 구멍은 메탈 1(Al, 알루미늄)을 증착(deposition)시킬 때 메탈 1으로 채워진다. 절단선에 걸쳐 있는 검정색 컨텍 여섯 개는 파란색 기둥 여섯 개에 해당한다. 비아(via)가 한 개 있는 데. 이는 메탈 2와 메탈 1을 연결시킬 때, 메탈 1과 메탈 2 사이의 절연층 IMO(Inter Metal Oxide)에 뚫어 놓은 구멍이다. 회색 비아는 흰색 기둥에 해당되며 메탈 2를 증착시킬 때 메탈 2(Al, 알루미늄)로 채워져 단면도에서는 기둥처럼 보이는 것이다. p-substrate에 p--는 p-well의 p-type 불순물 농도보다 낮다는 의미다. 평면도나 단면도에서 사용 한 색들은 독자가 구분하기 편하게 나타 낸 것일 뿐 실제로 그런 색깔이 있는 것은 아니다. 이제 MOS들의 연결 상태를 살펴보자. 좌측부터 살펴 보면, PMOS MP의 소스 PS는 컨텍과 메탈 1을 통해 전원 VDD에 연 결되어 있다. PS 왼편의 연두색 작은 사각형은 5장에서 설명한 픽 업으로 n-well에 전원 VDD를 가하기 위해 n-type 으로 도핑되어 있다. PMOS MP의 게이트는 PMOS의 소스, 드레인에 걸쳐 있는 자주 색 폴리인데 이것은 컨택과 메탈 1을 거쳐 인(IN)에 연결되어 있다. PMOS의 드레인 PD는 컨텍, 메탈 1을 거쳐 NMOS의 드레인 ND에 연결되고 동시에 컨텍, 메탈 1, 비아, 메탈 2를 거쳐 아웃(OUT)에 연결되어 있다. NMOS의 드레인 ND는 PMOS의 드레인 PD와 아웃에 연결되고 게이트는 폴리, 컨텍, 메탈 1을 거쳐 인에 연결되어 있다. NMOS의 소스 NS는 컨텍, 메탈 1을 거쳐 접지 VSS에 연결되고, NS 옆의 연두 색 작은 사각형은 p-well에 VSS를 가해 주기 위한 픽 업이다. 이는 NMOS의 소스나 드레인과는 달리 p-type으로 도핑된다. 5 장에서 설명했듯이 PMOS의 소스, 드레인은 p-type으로 도핑되고, NMOS의 소스, 드레인은 n-type으 로 도핑된다. 이것을 전자 회로 기호 를 사용하여 회로도를 그리면 스카메틱(schematic)이라 하며 반도체 설계자 들이 더 빠르고 편리하게 사용하기 위하 여 사용하는 설계도이다.
색 판화의 색판 마스크
설계가 완료되어 레이아웃이 완성되면 이것을 가지고 다색 판화의 색판처럼 각 층(layer)만 있는 마스크를 제작한다. 즉 컨택만 따로 있는 컨텍 마스크, 폴리만 따로 있는 폴리 마스크, 메탈 1만 따로 있는 메탈 1 마스크 등등.
마스크는 예전에는 1:1 배율로 만들었으나 요즘은 5:1로 다섯 배 확대(면적으론 25배)하여 제작한다. 즉 1cm×1cm의 다이라면 5cm× 5cm 크기로 마스크를 제작한다. 이 5:1 마스크를 1:1 마스크와 구분 하여 레티클(reticle)이라고 부르기도 하는데, 그냥 마스크라는 말도 혼용하여 사용한다. 마스크를 5:1로 제작하는 이유는 같은 크기의 먼지가 떨어졌을 때 그 효과가 1/5로 축소되어 웨이퍼 상에 나타나기 때문이다. 즉 같은 크기의 먼지(particle)가 마스 크에 떨어졌을 때 5:1 마스크에서는 한 개의 도형 일 부에 그 먼지가 걸쳤으나, 1:1 마스크에선 세 개의 도 형에 영향을 준다. 물론 (a)의 경우는 특성이 다소 저하되는 수준에서 그치나. (b)의 경우는 완전 오동작이 발생한다. 이 마스크는 유리판에 크롬 (Cr)을 붙이거나 붙이지 않아서 각 레이어의 형태를 표시한다. 크롬 이 있는 부분은 빛이 통과하지 못하고, 크롬이 없는 부분은 빛이 통 과하게 된다. 마스크를 제작하는 과정 중에 다색 판화의 '잠자리 표 에 해당하는 얼라인 키도 마스크 안에 그려넣는다.
반도체 종사자는 조각가
레이아웃대로 반도체를 제조하는 100여 단계 과정을 주요 40여 단계로 단축하여 살펴보겠다. PMOS와 NMOS가 같이 사용되는 공정을 CMOS 공정(CMOS process)이라 한다. 여기서 소개되는 각 공정 단계는 웨이퍼 전체에 동시에 진행되는 것이나, 단면을 보기 위하여 웨이퍼 상의 부분만을 확대하여 설명하겠다. p-substrate로 표시된 부분이 웨이퍼의 단면이다. 요즘은 p-type 웨이 퍼를 대부분 사용한다.
(1) 초기 산화(initial oxidation)
웨이퍼 표면에 규소산화(SiO₂) 막을 형성시킨다. 이때는 다음과 같은 화학반응을 이용한다.
SiH4+2O2 SiO2+2H2O
즉 사레인(SiH4) 가스와 산소(O2) 가스를 혼합하여 수 시간 동안 수백 도의 온도로 가열하여 화학 반응을 일으켜 산화규소(SiO₂)를 형 성시키고 부수적으로 생성된 물(H2O)은 버리는 것이다.
(2) 나이트라이드 증착(nitride deposition)
증착이라 함은 어떤 결정체 위에 다른 결정체를 쌓아 올리는 것으로 금속 표면에 은이나 금 같은 것을 도금하는 것과 비슷하게 생각하면 된다. 그림 7.6과 같이 규소산화막 위에 나이트라이드(SisNa)를 증착 시키고 다시 그 위에 포토 레지스트(photo resist, PR)를 입힌다(PR코팅). 이 때 나이트라이드는 다음과 같은 화학반응을 이용하여 증착시 킨다.
3SiH4+4NH3 Si3N4+12H2
즉 서레인 가스와 암모니아(NH) 가스를 혼합하여 수 시간 동안 수백 도의 온도로 가열하면 나이트라이드가 형성되고 수소 가스는 날아가 버리는 것이다. 이렇게 필요한 가스들을 혼합시켜 화학반응 을 이용하여 필요한 물질들을 생성시켜 증착시키는 방법을, 화학적 으로 증기를 침전시킨다 하여 CVD(Chemical Vapor Deposition)라 한 다. 이 장은 반도체 제조의 개념을 이해하는 것이 목적이므로 이후 로는 일일이 이런 화학반응식은 생략하겠다. 포토 레지스트(앞으로는 PR이라 하겠다)는 빛을 받으면 물러져 녹 아 없어지는 포지티브 PR과 반대로 빛을 받으면 단단하게 굳어지는 네거티브 PR이 있는데, 여기서는 빛을 받으면 녹는 포지티브 PR을 기준으로 설명하겠다. 이 포토 레지스트가 사진 현상에 사용되는 물 질이다.
(3) n-well 마스킹(n-well masking)
n-well 마스크를 웨이퍼 위에 놓고 자외선(ultraviolet ray, UV ray)을 쪼이면, 마스크에 크롬이 있는 부분은 빛이 통과하지 못하고 크롬이 없는 부분은 빛이 통과하게 되어 빛에 쪼인 PR은 용 해되고, 빛에 쪼이지 않은 PR은 단단하게 되어 웨이퍼에 남아 있다. 이런 과정을 현상(development)이라 하며 사진 현상과 같다. 이렇게 마스킹 작업을 통하여 웨이퍼 위에 어떤 형태를 남기는 작업을 포토리소그래피(photolithography)라 하는데, 이 포토리소그 래피 기술이 얼마나 가느다란 선 혹은 패턴을 웨이퍼 위에 남길 수 있느냐에 따라 0.25마이크로미터 공정, 0.18마이크로미터 공정과 같 이 더 작은 기술로 발전할 수 있는 일차적 조건이 된다. 즉 남아 있 는 PR의 폭이 너무 가늘어서 뭉개지거나, 빛에 노출된 PR이 용해될 때 같이 용해되지 않아야 한다. 물론 이 포토그래피 기술만 확보하였다고 그 공정 기술이 개발된 것은 아니다. 이후에 소개될 식각(etching) 기술이나 증착 기술도 같 이 확보되어야 한다. 어쨌든 이 포토그래피 기술이 확보되어야 그 이후 공정이 진행될 수 있다. 이 책에서는 마스킹 작업에 사용되는 광원 즉, 빛을 동일하게 자외선을 사용하는 것으로 하겠으나 사실은 회사마다, 또 같은 회사에서도 모든 포토리소그래피 작업에 같은 빛 을 사용하는 것은 아니다. 사용되는 빛으로는 자외선, 이온 빔(ion beam), 전자 빔(electron bream) 등이 있다.
(4) 나이트라이드 식각(nitride etching)
나이트라이드를 식각하면 PR이 없는 부분의 나이트라이드가 깎여 나가게 된다. 식각에는 웰 에칭(wet etching)과 드라이 에칭(dry etching)이 있는 데, 원예창은 에칭 판화에서처럼 초산이 양은을 녹이는 성질을 이용 하는 것같이 식각시킬 물질을 녹이는 화학물질로 화학반응을 이용 하여 녹여 내는 방법이고, 드라이 에칭은 어떤 분자나 어온을 매우 빠른 속도로 가속시켜서 분자나 이온을 식각할 부분에 충돌시켜서 깎아 내는 방법이다. 예를 들어 눈으로 집채만한 커다란 눈기둥을 세웠다고 하자. 그 눈기둥에 어떤 조각을 하려는데, 만들고자 하는 모양을 널판지로 만들어 그 기둥 앞에 세우고 호스로 더운물을 뿌리 면, 널판지로 가려진 눈기둥 부분은 더운물을 맞지 않고, 널판지에 가려지지 않은 부분은 더운물에 맞아 그 부분이 녹아 버릴 것이다. 이것을 웻 에칭에 비유할 수 있다. 또다른 방법은 역시 조각하고자 하는 모양의 널판지를 눈기둥 앞 에 세우고 돌을 마구 던지면, 널판지에 가려진 부분은 돌이 널판지 에 맞고 떨어질 것이고 널판지에 가려지지 않은 부분은 돌에 맞아 눈이 깎여 나갈 것이다. 충분히 오랜 시간 돌을 던지면 결국 널판지 모양의 눈기둥이 조각될 것이다. 이를 드라이 에칭에 비유할 수 있다. 그런데 눈기둥에 돌을 던져 눈을 깎아 내는 방법보다는 더운물을 호스로 뿌려 눈을 녹여 내는 방법이 좀 더 빠르지 않을까? 하지만 더 운물을 눈에 뿌리면 널판지로 막았다고는 해도 더운물이 흘러 내려 널판지 모양보다는 조금 더 눈을 녹일 것이다. 또한 돌을 던져서 눈 을 깎는다면 시간은 좀 오래 걸려도 (더운물을 뿌려서 눈을 녹이는 것 ㆍ보다) 널판지 모양보다 더 크게 눈을 깎지는 않을 것이다. 즉좀더 정밀하게 눈을 조각할 수 있을 것이다. 이 두 가지 방법을 혼용하면 좀 더 효과적으로 눈을 조각할 수 있다. 반도체 제조에서도 마찬가지다. 정교하게 식각할 필요가 있는 부 분에는 드라이 에칭을 사용하고, 상대적으로 덜 정교해도 되는 부분 은 웻 에칭을 사용한다. 경우에 따라서는 같은 부분을 일단 한 번웻 에칭으로 대충 식각을 시키고 이차적으로 드라이 에칭으로 정밀하 게 식각시키는 혼합방식을 사용하기도 한다.
(5) n-well 임플란테이션(n-well implantation)
n-well을 형성시킬 부분에 인(P) 같은 V족인 n-type 불순물을 주입 시킨다. 이 때 PR과 나이트라이드가 있는 p-서브 스트레이트 부분엔 불순물이 침투하지 못하고 PR과 나이트라이드가 없는 부분의 표면엔 불순물들이 침투된다. 임플란트(implant)란 '심 는다'는 뜻인데, 웨이퍼 표면에 나무를 심듯이 혹은 씨앗을 뿌리듯이 불순물을 심는다는 의미다. 임플란트란 원하는 불순물 원자들을 매우 빠른 속도로 가속해서 웨이퍼 위에 때리면 불순물 원자들이 웨이퍼 표면에 박힌다. 속도가 충분히 빠르면 웨이퍼 표면을 파고들어가게 된다. 그런데 임플란트 위에 PR이나 나이트라이드가 덮여 있으면 불순물은 깊이 파고들어 가지 못한다.
(6) PR 스트립(PR strip)
나이트라이드 위에 덮인 PR을 벗겨 낸다.
(7) n-well 드라이브 인(n-well drive in)
임플란테이션에 의한 불순물들은 웨이퍼 표면에만 주입되어 있는데, 이것들을 원하는 깊이까지 분포시키기 위하여 수 시간 동안 수백 도 의 온도로 가열하여 농도 차에 의해 확산시켜 n-well을 형성시킨다
(8) n-well 산화(n-well oxidation)
n-well 윗부분의 산화층을 초기산화 방법으로 더 산화시켜 두껍게 만 든다. 이 때 나이트라이드 아래의 산화층은 나이트라이드 때문에 산 소와 접할 수가 없어서 더 이상 산화층이 자라지 않고, 나이트라이 드에 덮이지 않은 부분만 산화층이 더 두꺼워진다. 산화란 산소와 결합시켜 산소화합물을 만드는 것인데, 일상에서 쇠 못이 녹이 슬어 붉은 녹이 쇠 못 표면에 생기는 것이 그 예이다. 이 때 붉은 녹은 바로 철의 산화물인 산화철이다. 규소(Si)가 산화되면 이산화규소(SiO₂)가 된다.
(9) 나이트라이드 스트립(nitride strip)
나이트라이드를 벗겨 낸다.
(10) p-well 임플란테이션(p-well implantation)
붕소(B) 같은 III족 원소 즉, p-type 불순물을 주입시킨다. 아 때 n-well의 윗부분은 두꺼운 산화층이 존재하여 p-type 불순물들이 산화층에만 주입되고 아래 규소층에는 주입되지 못한다. 반면 p-well 부분에는 얇은 산화충만 존재하여 불순물이 이 산화층을 뚫고 밑의 규소층까지 주입된다.
(11) p-well 드라이브 인과 산화층 식각(p-well drive in & oxide etching) n-well에서와 같이 p-well도 드라이브 인 시킨 후 웨이퍼 윗면의 산 화층을 깎아 내면 된다.
(12) 나이트라이드 증착과 PR 코팅(nitride deposition & PR coating)
나이트라이드를 증착시키고 그 위에 PR 을 입힌다.
(13) 액티브 마스킹(active masking)
액티브 마스크를 웨이퍼 위에 놓고 n-well 마스킹 작업 때와 같이 자외선을 쪼인다. 여기서 액티브란 MOS 의 소스, 드레인 그리고 소스/드레인과 접하는 게이트 부분을 합한 지역으로 실질적인 MOS의 역할을 하는 영역과 픽업 부분을 통칭한다. 연두색 부분에 해당하며 그 영역이 검 은색으로 나타나 있다. n-well 마스크에서와 마찬가지로 에서 검은 부분은 크롬이 있는 영역이고 흰색 부분은 크롬이 없는 영역이다.
(14) 나이트라이드 식각(nitride etching for active)
n-well에서와 마찬가지로 나이트라이드를 식각하면 된다.
(15) PR 스트립과 필드 산화(PR strip & field oxidation)
PR을 벗겨 내고 산화시키면 n-well 산화 과정과 마찬가지로 나이트 라이드 밑에 있는 산화층은 산소와 접할 수 없어서 산화층이 더 이 상 자라나지 못하는 반면, 나이트라이드에 덮이지 않은 부분은 산화층이 자라나게 된다. 여기서 필드(field)란 액티 브 영역이 아닌 부분을 말한다. 즉 액티브 영역을 제외한 전 영역을 말한다.
(16) 나이트라이드 스트립(nitride strip for active)
나이트라이드를 벗겨 낸다.
(17) 폴리 증착과 폴리 도핑(poly deposition & poly doping)
웨이퍼 표면 전체에 폴리를 증착시킨다. 웨이퍼를 위에서 보면 전체가 폴리에 덮여 있는 것이다. 이 폴리는 전도성(전 기를 흐르게 하는 정도)이 낮아 전도성을 높여 주기 위하여 인과 같은 V족 원소 즉, n-type 불순물을 도핑시킨다. 폴리 도핑이 웨이퍼 전체 에 대하여 행하는 것이므로 별도의 마스크가 필요치 않다.
(18) 폴리 마스킹(poly masking)
폴리 도핑이 된 웨이퍼 위에 PR을 코팅한 후 폴리 마스크를 사용하여 폴리 마스킹을 한다. 그러면 자외선을 쪼이지 않은 영역의 PR들만 남게 된다. 이처럼 마스킹 작업 후 빛을 쪼인 부분의 PR 이 용해되고, 빛을 쪼이지 않은 부분이 남게 되는 것을 현상이라 한다.
(19) 폴리 식각(poly etching)
폴리를 식각시키면 PR에 덮여 있는 폴리 부분만 남고 나머지는 깎여나가게 된다.
(20) PR 스트립(PR strip on the poly)
폴리 위에 남아 있는 PR을 벗겨 낸다.
(21) PR코팅(n+임플란트용 PR코팅)
PR을 코팅한다.
(22) n+ 임플란트 마스킹(n+ implant masking)
n+ 임플란트 마스크다. 이 마스크는 n-type(V족 원소)으로 도핑될 영역 즉, NMOS의 소스/드레인 영역과 PMOS의 픽 업 부분만 노출되게 해 준다. 이 마스크를 사용하여 n+ 임플란트 마스킹 작업을 한다.
(23) n+ 임플란테이션
현상을 하고 나면 n+ 마스크 상에서 크롬이 없는 영역의 PR들은 없어지고 크롬이 있는 영역에만 PR들이 남아 있게 되는데, 그 상태에서 인과 같은 V족의 n-type 불순물을 주입시킨다. 이 때 불순물의 농도가 n-well보다 높기 때문에 n+라고 표시한다. 그러면 PR이 존재하지 않는 영역에서는 n+ 불순물들이 웨이퍼 표면에 침투하게 되지만, PR이 존재하거나 폴리가 존재하는 영역에서는 불순물들이 웨이퍼까지 도달하지 못하고 PR이나 폴리에 주입되어 버린다.
(24) PR 스트립(PR strip for p+ Implantation)
PR을 벗겨 내고 나면 된다. 이때 NMOS의 소스/드레인이 될 영역과 PMOS의 픽 업이 형성될 영 역의 웨이퍼 표면에는 n-type 불순물들이 주입되어 있다.
(25) PR 코팅(p+ 이식용 PR 코팅)
그림 7.35와 같이 다시 PR을 웨이퍼에 입힌다.
(26) p+ 임플란트 마스킹(p+ implant masking)
그림 7.36은 p+ 임플란트 마스크다. 이는 p-type 불순물들이 주입될 영역들만 즉, 그림 7.1과 7.2에서 PMOS의 소스/드레인 그리고 NMOS의 픽업 영역들만 노출되어 있고 나머지 부분은 크롬으로 덮 여 있다. 여기서 p+란 의미는 p-well보다 p-type 불순물의 농도가 높다는 의미다. 이 마스크를 사용하여 그림 7.37과 같이 마스킹을 수 행한다.
(27) p+ 임플란테이션(p+ implantation)
p+ 임플란트 마스킹을 수행하고 나면 그림 7.38에서와 같이 크롬이 없는 영역은 자외선에 노출되어 현상시에 녹아 없어지는데, 여기에 서 붕소와 같은 III족 p-type 불순물을 주입시킨다. n+ 임플란테이 션에서와 마찬가지로, PR이나 폴리가 없는 영역에만 웨이퍼 표면에 p-type 불순물이 주입된다.
(28) PR 스트립(PR strip)
PR을 벗겨 내면 그림 7.39와 같이 된다. 이 때 MOS의 소스/드레인 영역과 픽업 영역의 웨이퍼 표면엔 불순물들이 주입되어 있다.
(29) 소스/드레인 재산화(source / drain reoxidation)
임플란테이션은 진흙에 돌을 세차게 던지는 것처럼 불순물 원자를 가속시켜 웨이퍼에 충돌시키는 것이어서 PR이 덮이지 않았던 소스 /드레인 영역 윗면의 산화층엔 흠집이 생겨 난다. 이 흠집을 없애기 위하여 열을 가하여 재산화시키는데 이 열 때문에 n-well 혹은 P well에서 드라이브 인 효과가 소스/드레인에도 나타나 그림 7.40 과 같이 소스/드레인 표면에만 분포되어 있던 불순물들이 밑의 왜 영역 내부로 확산(diffusion)되어 들어간다. 원하는 깊이까지 확산되 도록 온도와 시간을 조절한다.
(30) BPSG 증착(BPSG deposition)
그림 7.41과 같이 BPSG(Borophospho Silicate Glass)를 증착시킨다. 이 BPSG는 부도체로 폴리층(poly layer, gate)과 소스/드레인이 위 에 놓일 메탈충(metal layer)과 전기적으로 연결되지 못하도록 절연 시키는 절연층의 역할을 한다.
(31) 컨텍 마스킹(contact masking)
그림 7.42의 컨텍 마스크를 사용해 그림 7.43과 같이 컨텍 마스킹을 하면 그림 7.44와 같이 컨텍이 뚫릴 영역의 PR들이 녹아 없어진다.
(32) 컨텍 식각(contact etching)
컨택을 식각시키면 그림 7.45처럼 BPSG 층과 소스/드레인 위의 산화층까지 뚫리게 된다. 이 컨텍은 메탈 1과 소스/드레인, 픽업 그리고 폴리층을 메탈층과 연결시켜 주는 역할을 한다.
(33) PR 스트립(PR strip)
PR을 그림 7.46과 같이 벗겨 낸다.
(34) 메탈 1 증착(metal 1 deposition)
메탈 1을 웨이퍼 전체에 증착시킨다. 이 때 메탈 1은 그림 7.47에서 처럼 컨텍이 뚫린 부분에도 채워진다. 메탈은 알루미늄을 사용하는 데 요즘은 순수한 알루미늄보다 텅스텐(W), 티타늄(Ti) 등을 혼합한 알루미늄 합금을 많이 사용한다.
(35) 메탈 1 마스킹(metal 1 masking)
그림 7.48과 같은 메탈 1 마스크를 사용하여 그림 7.49와 같이 메탈 1 마스킹을 하면 그림 7.50과 같이 된다.
(36) 메탈 1 식각(metal 1 etching)
그림 7.51과 같이 메탈 1을 식각시킨다.
(37) PR 스트립(PR strip)
그림 7.52와 같이 PR을 벗겨 낸다.
(38) IMO 증착과 PR 코팅(IMO deposition & PR coating)
그림 7.53과 같이 IMO(Inter Metal Oxide)를 증착시키고 그 위에 PR 을 입힌다. IMO는 메탈 1과 메탈 2 사이의 절연층이다.
(39) 비아 마스킹(via masking)
비아 작업은 컨텍 작업과 동일하다. 그림 7.54와 같은 비아 마스크로 그림 7.55와 같이 비아 마스킹 작업을 한다.
(40) IMO 에칭과 PR 스트립(IMO etching & PR strip)
IMO 에칭과 PR 스트립을 하면 그림 7.56과 같이 비아가 있어야 할 곳의 IMO에 구멍이 뚫리게 된다.
(41) 메탈 2 증착
그림 7.57과 같이 메탈 2를 증착시키면 메탈 1에서와 마찬가지로 비 아의 뚫려 있는 부분에 메탈 2가 채워진다. 메탈 2는 메탈 1과 같이 알루미늄이 주성분이고, 비아는 메탈 1과 메탈 2를 연결시켜 주는 역할을 한다.
(42) 메탈 2 마스킹(metal 2 masking)
메탈 2 마스킹은 메탈 1 마스킹과 같다. 그림 7.58과 같은 메탈 2 마 스크를 사용하여 그림 7.59와 같이 메탈 1 위에 다시 PR을 입히고 마스킹을 한다.
(43) 메탈 2 식각과 PR 스트립(metal 2 etching & PR strip)
메탈 2를 메탈 1에서처럼 식각시키고 PR을 벗겨 내면 그림 7.60과 같이 되어 메탈 2가 비아를 통하여 메탈 1에 연결된다.
(44) 패시베이션(passivation)
그림 7.61처럼 메탈 2 위에 전체적으로 보호막을 입힌다. 이 보호막 은 다이를 물리적, 화학적으로 보호하는 절연층이다. 즉 외부의 압력 에 의해 메탈 2가 끊어지거나 습기에 의해 부식되는 것 등을 막아 주는 역할을 한다.
(45) 패드 오프닝(pad opening)
지금까지는 모두 웨이퍼 상에서의 일이다. 즉 다이 내부에서는 메탈 1. 메탈 2를 이용하여 MOS 간에 연결을 시켰다. 그런데 이 반도체 칩과 다른 반도체 칩을 서로 연결하기 위해서는 다이 바깥으로 연결 시킬 필요가 있는데, 다이는 보호막으로 덮여 있어서 바깥으로 연결 시키려면 필요한 부분에 보호막을 벗겨 내야 한다. 이것이 패드 오 프닝 작업이다. 그림 7.1에는 패드가 없으나, 패드가 있다면 그림 7.62와 같이 메탈 2위에 패드 마스크를 사용하여 보호막을 뚫는다. 패드 오프닝 작업은 비아 작업과 비슷하다. 보호막 위에 PR을 입히 고, 패드 마스크로 패드 마스킹 작업 후 패시베이션을 식각시키면 그림 7.62와 같이 된다. 지금까지 많은 지면을 할애하여 CMOS 더블 메탈 공정을 살펴보 았다. 그것은 기존의 책들이, 심지어 대학에서 교재로 사용하는 책에 서도 제조 공정이 너무 간략하게 소개되어 좀 더 상세한 단계를 소 개하고 싶어서였다. 하지만 이것조차 앞에서도 언급했지만, 어디까지나 반도체 제조 공정의 개념을 보여 주기 위해 간략하게 40여 단 계로 단순화시킨 것이고 실제는 이보다 훨씬 더 많은 100여 단계가 있다. 그리고 이것은 일반적인 CMOS 디지털 공정이고, 공정에 따라 폴리가 여러 층일 수도 있고, 다른 특별한 마스크가 사용되기도 한 다. 그리고 요즘은 메탈을 5층까지 사용하는데, 이는 메탈 2와 비아 과정을 반복하면 된다. 즉 메탈 2위에 IMO 쌓고 비아 2뚫고, 메탈 3 올리면 3층이 되고 그 위에 또 반복하면 4층, 5층이 되는 것이다. 그림 7.61과 그림 7.2를 비교해 보자. 비슷하면서도 약간 다르다. 그림 7.2에는 게이트 밑에만 산화층이 있고, 그림 7.61에는 필드 산 화층도 있고, MOS의 소스/드레인 위에도 산화층이 있다. 이는 그 림 7.2는 그림 7.61의 약식 도면이라서 그렇다. 사실 그림 7.61도 실 제와는 약간 다른 곳들이 있으니 이는 100여 단계를 40여 단계로 줄 이다 보니 그렇게 된 것이지만, 제조 공정의 개념을 잡는 데는 지장 이 없다. 신문에 나오는 '웨이퍼 가공'이라는 것이 바로 이런 반도체 제조 공정을 말하는 것이다. 영어로는 'FAB 산업', 'FAB 기술'이라는 것이 바로 본 장의 제조 공정을 말한다. FAB은 제조한다는 의미의 패브리 케이션(fabrication)의 약자로 이런 웨이퍼 가공을 의미하고, 때로는 이런 웨이퍼 가공을 하는 생산 라인을 지칭하여 FAB 1, FAB 2, FAB 3,... 과 같이 쓰기도 한다.
반도체 제대로 이해하기 강구창 지음
