PMOS is structurally similar to NMOS but uses p-type source and drain formed on an n-well within a p-type substrate, where the n-well acts as an electrical bulk to control current paths, and PMOS turns on when gate voltage is lower than the source (VGS ≤ Vₜ, around -0.6V), forming a p-type channel that conducts holes from source to drain, operating in reverse logic to NMOS, and while early PMOS used n-type wafers, NMOS later became dominant due to higher speed, but modern CMOS integrates both to reduce power consumption, with PMOS fabricated on n-wells for electrical isolation and the p-substrate acting as mechanical support only, and like multi-color or etching printmaking in school art class, semiconductor processes mirror those printmaking techniques in layering and precision replication.
피모스
피모스(PMOS)의 구조를 나타내었다. 기본적으로 NMOS와 같다. 다른 점은 소스, 드레인이 PMOS에선 p type이다. 그래서 PMOS라 하는 것이다. 그리고 한 가지 더 다른 점은 n-well이라는 노란색 부분이 추가 된 점이다. NMOS에선 벌크가 곧 서브스트레이트였지만, PMOS에 선이 n-well이 벌크가 된다. 왜냐하면 서브스트레이트는 웨이퍼 자 체인데, 웨이퍼가 p-type이기에 n-type 벌크를 만들어 주기 위하여 이 n-well을 만들어 넣은 것이다. 이 n-well은 PMOS의 소스(p+)와 드레인(p+)보다 낮은 농도의 n-type을 도핑하기에 n-로 표시한다. n-well을 사용하는 이유는 PMOS에선 소스와 드레인이 p-type이 기에 p-type 서브스트레이트 위에 p-type 소스와 드레인을 만들면 전류가 소스와 드레인 사이로 흐르기 전에 소스와 벌크, 드레인과 벌크 사이로 흐르는 전류를 통제할 방법이 없기 때문이다. 하지만 소스와 드레인 사이에는 게이트가 있어서 이 게이트를 열고 닫아서 전류를 통제할 수 있다. NMOS에선 소스, 드레인이 n-type이고 서브스트레이트가 p-type 이기에 자연적으로 다이오드가 형성되어 벌크로 전류가 흐를 수 없 기 때문에 웰을 사용할 필요가 없었다. 웰은 소스, 드레인을 충분히 내포할 수 있도록 깊게 만든다. n-well이 PMOS를 사용하기 위하여 일부러 만들어 넣은 것이라면, 처음부터 웨이퍼를 n-type이 아닌 p-type 웨이퍼를 사용하면 되지 않을까? 답은 '예스'이다. 이에 대한 답 은 반도체 역사에서 찾을 수 있다. 3장의 표 3.2에서 트랜지스터의 변천사를 보면 PMOS 다음에 NMOS가 나온다. MOS 초기에는 n-type 웨이퍼를 사용했다. 즉 서브스트레이트 자체가 n-type이었기에 굳이 n-well을 만들 필요 없이 제조했었다. NMOS를 비교해 보자. n이 p로, p가 n으로 바 뀐 것 외엔 정확히 일치한다. n-well 없이 PMOS를 제조했다. 이것은 초기에 n-type 웨이퍼를 사용했기 때문이다. 그러나 PMOS는 동작 속도가 늦은 단점이 있다. 즉 반도체의 동작 속도를 높이는 데 한계 에 부딪혔다. 그것을 개선한 것이 NMOS다. 그 때는 당연히 p-type 웨이퍼를 사용했다. 역사는 정반합이라고 하지 않았던가? PMOS를 버리고 NMOS로 우르르 몰려갔던 사람들은 이제 NMOS와 PMOS를 같이 사용하기 시작했다. 그것이 시모스(CMOS)다. (NMOS는 동작 속 도는 빠르지만, 전류 소모가 큰 단점이 있다.) 그래서 NMOS의 단점 을 보완하기 위해서, NMOS를 위해 사용한 p-type 웨이퍼 위에 n-type의 n-well이라는 커다란 우물(well)을 파고 그 위에 PMOS를 띄 워 놓았다. PMOS의 입장에선 n-type 웨이퍼 위에 있는 것이나 다름 없는 것이다. 이 책의 초점은 CMOS 기술이다. 그래서 CMOS 공정기술에서 PMOS를 제조하는 기술을 그린 것이다. 하지 만 PMOS 단독으로 볼 때는 n-well 밑에 존재하는 p-type 서브스트 레이트는 n-well을 지지해 주는 기계적 역할일 뿐 하등의 전기적 역할이 없기에 앞으로 PMOS 자체에 대하여 설명할 때는 p-type 서브 스트레이트를 배제하고 설명하겠다. PMOS는 전자공학에서는 기호로 표시한다. 전자공학에서 동그라미(bubble)는 통 상적으로 부정적인 반대 의미를 나타낸다. PMOS도 특별한 경우가 아니면 NMOS와 마찬가지로 벌크는 전 원 전압(VDD)을 걸기에 벌크 단자를 생략해서 많이 사용한다.
피모스는 어떻게 동작하나?
PMOS의 동작은 NMOS와 반대로 보면 된다. 전압이 걸리지 않은 상태의 PMOS를 나타냈다. PMOS의 벌크인 n-well은 다수 캐리어가 홀이 아닌 전자이므로 전자가 압도적으로 많이 존재 한다. 또한 PMOS의 벌크와 소스가 전원 Vdd에 걸린 상태 에 VGS > 0볼트 즉, 게이트의 전압이 소스의 전압보다 높을 때(VG-Vs > 0)인데, 그림에서 보듯이 소스와 벌크는 같은 전압이므로 게이트 의 전압이 벌크의 전압보다 높을 때의 상태이다. 게이트 전압이 벌크의 전압보다 높다는 의미는 게이트 전압은 양의 전기, 벌크는 음 의 전기를 띠는 것과 마찬가지여서 음전하인 전자들은 게이트 밑으 로 몰려들고, 양전하인 홀들은 게이트 전압에 반발하여 게이트에서 멀어지는 쪽으로 이동해 있다. 이 때 게이트 아랫부분을 확대하면 p-n 다이오드가 형성되어 있는데, 이 다이오드가 전류를 흐르게 하려면 p-type 쪽의 전압이 n-type 쪽의 전압보다 문 턱 전압 이상으로 높아야 한다. 그런데 현재 다이오드의 p-type과 n-type이 동일하게 전원 Vdd가 걸려 있다. 따라서 전류가 흐르지 못하 는 상태를 PMOS가 오프 되었다고 한다. 이 상태에서 게이트의 전압이 점점 내려가 음의 값을 띠게 되면, 즉 Vas < 0볼트가 되면 같은 음의 전하를 띤 전자들이 게이트에서 멀어지고, 홀들은 게이트 쪽으로 끌려 들어간다. 이 때는 소스도 p-type, 드레인도 p-type, 게이트 아랫부분도 p-type이다. 즉 소스와 드레인이 연결된 것이다. NMOS에서와 마찬가 지로 캐리어인 홀이 지나다니는 길이라 하여 채널이라 하고, 이 채 널이 생기는 게이트 전압 Vas를 문턱 전압 V₁라고 한다. NMOS에서 는 채널이 n-type이었는데, PMOS에서는 p-type이다. 그리고 PMOS 에서의 문턱 전압 V₁는 역시 공정에 따라 다르지만 요즘은 약 -0.6 볼트 정도 된다. NMOS에서는 V₁가 양의 값이었는데, PMOS에서는 음의 값을 가진다. NMOS에서와 마찬가지로 소스와 드레인의 물질적 차이는 없다. 단지 전압이 높은 쪽이 NMOS에서는 드레인이었는데, PMOS에서는 소스가 된다. 이는 PMOS는 캐리어가 홈이므로 홈의 근원이 되기 위 해서는 전압이 높은 쪽이 되어야 하기 때문이다. 홈은 소스에서 드 레인으로 이동하고 따라서 전류도 소스에서 드레인으로 흐른다. 이 것을 정리하면 다음과 같다.
PMOS는 VGS ≤ Vr이면 온 되고, VGS > Vr이면 오프 된다. V₁는 약 -0.6볼트 정도이다.
여러 가지 판화
잠시 중학생 시절로 돌아가 보자. 어떤 사람에겐 어린 시절을 돌 아보는 것이 잔잔한 기쁨이 되기도 하고, 또 어떤 사람에겐 끔찍한 기억이 될 수도 있을 것이다. 당신은 어느 쪽인가? 중학교 시절 미술 시간에 판화를 찍어 본 경험이 있을 것이다. 판화는 같은 짧은 시간에 여러 장 찍어낼 수 있는 장점이 있다 는 것은 누구나 알고 있는 사실이다. 우리는 중학교 미술 시간에 고 무 판화, 다색 판화, 에칭(etching) 판화를 만들어 보았다. 고무 판화에 비해 다색 판화의 장점은 무엇인가? 고무 판화는 단 색만으로 표현하는 데 비해, 다색 판화는 말 그대로 여러 가지 색을 이용해서 표현할 수 있다. 에칭 판화는 단색을 사용하지만, 고무 판 화나 다색 판화보다 세밀한 표현을 할 수 있다. 대부분의 반도체 관련 서적이나 반도체 관련 업무를 하는 사람들 은 반도체 공정을 필름 현상 과정이나 사진 인화 과정에 비유한다. 왜냐 하면 사실이 그렇기 때문이다. 필자의 경우 사진을 많이 찍는 편이지만 이제까지 단 한 번도 필름을 직접 현상하거나 사진을 인화 해 본 적이 없다. 필름을 현상해 본 사람보다는 판화를 찍어 본 사람 이 더 많을 것이다. 반도체 제조 공정에 들어가기에 앞서 중학교 수준의 다색 판화와 에칭 판화에 대한 기억을 더듬어 보자. 내가 보기 엔이 두 가지 판화에 반도체 공정의 모든 기본 개념이 들어 있다.
Multicolor printmaking involves sequentially layering different colors using separate carved templates aligned by reference marks, which closely resembles photolithography in semiconductor manufacturing where masks and alignment keys guide repetitive patterning on wafers, while etching printmaking—using wax to resist acid and form fine grooves filled with ink—parallels semiconductor etching using photoresist (PR) to define intricate structures, and just like in printmaking, semiconductor fabrication is a complex, multi-step process involving precise alignment and repetition across over a hundred stages, with differences in design tools, machines, and proprietary know-how making each company's “0.13μm CMOS process” unique despite similar naming, and overall, the use of twin-well or triple-well double-metal CMOS technologies reflects how printmaking analogies help explain the conceptual foundation of these layered semiconductor processes.
다색 판화
판화로 제작한다고 생각해 보자. 녹색, 갈색, 빨강, 하양, 노랑 그리고 하늘색 모두 여섯 가 지 색으로 되어 있다. 여섯 가지 색을 나타내기 위해서 도화지에 먹지를 대고 여섯 장을 외곽선만 똑같이 그린다. 테두리 선은 그 안에만 그린다는 것이고, 상단과 하단의 잠자리 표도 여섯 장 모두에 그려 넣는다. 도화지 여섯 장에 모두 밑그림을 그렸으면 그 중 한 장은 초록색 이 칠해질 부분만 칼로 오려 낸다. 이 때 잠자리 표도 칼로 오려 낸다. 다음엔 새로운 밑그림에 갈색이 칠해질 부분과 잠자리 표만 칼로 오려 낸다. 이런 식으로 빨강판, 노랑판, 하양판, 하늘색판을 각각의 색에 해당하는 부분과 잠자리 표를 칼로 오려 내어 구멍을 뚫는다. 이렇게 여섯 장의 밑그림에 모두 구멍을 뚫었으면, 녹색 판을 판화를 찍을 도화지 위에 대고 헝겊이 나 솜에 녹색 물감을 묻혀서 녹색판의 구멍 주위를 두드려서 색을 묻힌다. 이 때 잠자리 표 구멍도 솜으로 두드려 준다. 녹색관을 대고 작업을 끝낸 그림이다. 녹색이 칠해진 도화지가 잘 마르고 난 후 그 위에 갈색판을 대고 상단 잠자리 표와 하단 잠자리 표를 녹색이 칠해진 밑의 도화지에 잘 맞춘 후 이번에는 갈색 물감을 묻힌 솜으로 구멍 주위를 두드린다. 이 때도 역시 잠자리 표 주위도 두드려 밑의 도화지에 색깔이 배도록 한다. 녹색관과 갈색판 작업이 끝난 도화지 위에는 녹색과 갈색이 나타나 있다. 이처럼 빨강판, 노랑판, 하양판 그리고 하늘색판의 작업을 모두 끝내면 된다.
마지막 하늘색 판을 이용하여 찍기 작업이 끝 나면, 하늘색 판도 걷어 내고 잘 말린 후 상단과 하 단의 잠자리 표를 이용하여 그림을 오려 낼 테두리를 그린다. 그런 다음 테두리 선을 따라 칼이나 가위로 오려 내면 테두리 선 안의 그린 작품이 나온다. 이렇게 하여 여섯 가지 색이 찍 힌 다색 판화가 완성되는 것이다. 이 작업을 반복하면 같은 그림을 몇 장이고 찍어낼 수 있다. 물론 색판은 그림에 사용될 색상의 수만큼 필요하고, 한 번 제작해 놓으면 계속 사용할 수 있다. 지금까지 살펴본 다색 판화에서와 같이 여러 가지 색판을 만드는 작업을 반도체에서는 마스크(mask) 작업 혹은 PG(pattern generation) 작업이라 하고, 색판을 이용하여 해당하는 색만을 찍어내는 과정을 반도체 제조에서는 도화지 대신 웨이퍼(wafer) 위에 수십 차례 반복 하는데 이런 작업을 포토리소그래피(photolithography)라 한다. 물론 웨이퍼 위에 색을 입히지는 않는다. 단지 그 형태만을 찍어 낸다. 다색 판화에서 잠자리 표는 각각의 색판들을 정확히 일치 시키는 데 사용한다. 이 잠자리 표에 해당하는 것을 반도체 제조에서는 얼라인 키(align key)라 하는데, 마스크마다 5장에서 언급한 스크라이브 라인(scribe line) 영역에 들어 있다. 자세한 것은 7장에서 다루겠다.
에칭 판화
에칭 판화를 설명하기 전에 양초 만드는 과정을 먼저 살펴보겠다. 우선 파라핀과 색연필을 준비한 후, 파라핀 덩어리를 냄비에 넣고 녹이다가 충분히 녹아 저을 수 있는 상태가 되면 색연필의 심만 가 루로 만들어 파라핀과 잘 섞는다. 넣은 색연필 심의 색깔에 따라 파 라핀이 염색된다. 염색한 파라핀이 굳기 전에 우유팩이나 원통형 종 이로 만든 틀에 실을 꼬아 만든 심지를 손으로 잡고 파라핀을 붓는 다. 그리고 파라핀이 식은 후 종이 틀을 뜯어 내면 예쁜 모양의 색깔 있는 양초가 된다. 액체 파라핀을 종이 틀에 부을 때 얼음을 넣으면 파라핀이 굳을 때 얼음이 있던 공간은 얼음이 녹아 물로 빠지면서 구멍이 숭숭 뚫린 양초가 되기도 한다. 바로 이 파라핀이 필자가 중학교 시절 에칭 관화를 제작할 때 쓰 던 그 재료다. 이제 에칭 관화의 제작 과정을 살펴보자. 예전의 쟁반 들은 대체로 양은으로 만든 둥근 모양이 많았다. 양은은 주석(Sn)이 다. 그 양은 쟁반 위에 파라핀을 올려 놓고 쟁반 밑을 가열시켜 (b)와 같이 쟁반 표면에 파라핀을 고르게 입힌다. 파라핀이 굳으면 그 위에다 못이나 가는 송곳으로 (c) 와 같이 그림을 그린다. 그 후 쟁반에 초산을 붓고 양은이 부식될 만 큼 기다린다.
(a) 양은 쟁반 (b) 양은 쟁반에 파라핀을 입힌다.
(c) 못으로 파라핀 위에 그림을 그린다. (d) 초산을 붙는다.
> 에칭 판화 순세(1)
(a) 파라핀을 벗겨 낸다. (b) 로울러로 쟁반에 잉크를 칠한다.
(c) 잉크를 마른 헝겊으로 닦아 낸다. (d) 도화지를 대고 로울러로 인다.
▶에칭 판화 순서(2)
대부분의 금속들이 그러하듯이 양은도 산(acid)에 녹아 파라핀에 덮이지 않은 부분은 홈이 생긴다. 충분한 시간이 지난 후에 물로 초
산을 씻어 내고 파라핀을 긁어낸다. 70년대엔 학교마다 등사실이 있 어서 시험지도 찍어내고 여러 가지 통지서나 안내문을 등사해서 배 포했기 때문에 등사용 로울러가 흔했는데, 그런 로울러에 등사 잉크 를 묻혀서 (b)와 같이 쟁반에 잉크를 칠한다. 다음에는 마 른 헝겊으로 쟁반의 잉크를 닦아 낸다. 이 때 초산에 부식된 양은 쟁 반의 홈에 묻은 잉크는 홈이 워낙 가늘어서 헝겊에 닦이지 않은 채 홈에 그대로 남아 있는데, 이 위에 도화지를 덮고 깨끗한 로울러로 밀어 주면 홈에 남아 있던 등사 잉크가 도화지에 묻어 나와 판화가 완성된다. 에칭 판화는 파라핀은 초산에 녹지 않고 양은은 녹는다는 화학적 성질을 이용한 것이다. 양은에 못이나 송곳으로 직접 홈을 새길 수도 있다. 그러나 그러려면 그 힘이 가해질 만큼 못이나 송곳이 굵어야 하고 그에 따라 선이 두꺼워진다. 파라핀은 양은보다 훨씬 무르다. 굳이 못이나 송곳이 아닌 바늘로도 파라핀에 흠을 새 길 수 있다. 즉 물리적인 힘은 파라핀을 긁어 낼 만큼만 필요하기에 아주 가느다란 바늘로 파라핀만 긁어 내고, 양은에 홈을 새기는 것 은 초산과 양은의 화학반응에 맡기는 것이다. 반도체 제조에서는 가 느다란 선들을 만들 필요가 많이 있어서 이런 에칭 작업을 수십 번 반복한다. 반도체 제조에서 이 파라핀의 역할을 하는 것이 포토레지 스트(photo resist)인데 보통 줄여서 PR이라고 한다. 지금까지 반도체 제조 과정을 살펴보기 전에 먼저 기본 개념을 다색 판화와 에칭 판화를 통하여 설명했다. 다음 장에선 비유가 아닌 진짜 반도체의 제조 과정을 알아 보도록 하자.
반도체는 판화다
통상적으로 프로세서(processor) 하면 펜티엄과 같은 CPU(micro processor)를, 프로세스(process) 하면 그 CPU의 동작을 연상하는데 그것도 맞는 말이지만, 제조 공정도 프로세스라고 한다. 따라서 신문 에 'A 회사에서 B 프로세스로 C 반도체를 만들었다'고 발표할 수 있 는데 여기서 'B 프로세스'에 해당되는 용어로는 '0.13마이크로미터 CMOS 테크놀로지'와 같이 그 제조 공정을 나타 낸다. 좀 더 구체적 인 기사에는 '0.13마이크로미터 5 메탈 CMOS 로우 파워 테크놀로지 (low power technology 혹은 프로세스)'라고 발표될 수도 있다. 여기서 '0.13마이크로미터'는 뒤에 설명될 디자인 룰(design rule)을, '5 메탈' 은 사용된 도체층(metal layer)의 개수, 'CMOS'는 PMOS나 NMOS 공정이 아닌 CMOS 공정을, '로우 파워 테크놀로지(저전력 공정)'는 '제너릭 프로세스(generic process, 일반 공정)', '로우 볼티지 테크놀로 지(low voltage process, 저전압 공정)'가 아닌 '로우 파워 프로세스' 를 사용한 제조 기술(technology)을 사용했다는 의미다. '프로세스'와 '테크놀로지'라는 말은 서로 혼용되어 사용된다. 그 리고 'A 회사의 0.13마이크로미터 CMOS 프로세스'와 'B 회사의 0.13마이크로미터 CMOS 프로세스'는 사실 세부적으로 보면 조금씩 다르다. 즉 똑같은 설계도로 A 회사에서 제조했던 반도체 칩을 B 회 사에서 제조할 경우, 제조 자체가 불가능하거나 약간의 수정을 통해 제조는 가능해도 그 반도체 칩의 특성은 같지가 않다. 그것은 같은 0.13 마이크로미터 프로세스라 하여도 뒤에서 설명할 디자인 툴이 다 르고, 제조 단계가 백여 단계나 되는데다 각 회사마다 사용하는 제 조 장비가 다르고 각 단계마다 노하우(know how)가 다르기 때문이 다. 따라서 이 장에서 사용될 수치들은 일반화하여 수십도, 수백 도, 수 시간 혹은 수십 시간 이런 식으로 표현하겠다. 이 온도나 시간도 각 회사마다 특허를 확보하고 있거나 고유의 노하우다. 앞에서 말한 바와 같이 반도체의 제조 공정은 사용하는 기술(일 반 공정, 저전압 공정, 저전력 공정 등)에 따라, 그리고 회사마다 차이가 있고 그 공정 단계도 백 단계가 넘는다. 여기서는 제조 공정의 개념 을 알기 쉽게 설명하고자 투윈 웰 더블 메탈 CMOS 공정(twin well double metal CMOS process) 단계를 아주 단순화시켜서 설명하겠다. 요즘은 웰이 세 개인 트리플 웰(triple well) 공정도 있다.
반도체 제대로 이해하기 강구창 지음
